Página 1 dos resultados de 502 itens digitais encontrados em 0.001 segundos

Modelagem, simulação e fabricação de circuitos analógicos com transistores SOI convencionais e de canal gradual operando em temperaturas criogênicas.; Modeling, simulation and fabrication of analog circuits with standard and graded-channel SOI transistors operating at cryogenic temperatures.

Souza, Michelly de
Fonte: Biblioteca Digitais de Teses e Dissertações da USP Publicador: Biblioteca Digitais de Teses e Dissertações da USP
Tipo: Tese de Doutorado Formato: application/pdf
Publicado em 16/10/2008 PT
Relevância na Pesquisa
37.68791%
Neste trabalho apresentamos a análise do comportamento analógico de transistores MOS implementados em tecnologia Silício sobre Isolante (SOI), de canal gradual (GC) e com tensão mecânica aplicada ao canal, operando em baixas temperaturas (de 380 K a 90 K), em comparação com dispositivos SOI convencionais. Este estudo foi realizado utilizando-se medidas experimentais de transistores e pequenos circuitos fabricados, bem como através da utilização de simulações numéricas bidimensionais e modelos analíticos. No caso dos transistores de canal gradual, inicialmente foi proposto um modelo analítico contínuo para a simulação da corrente de dreno em baixas temperaturas. Este modelo foi validado para temperaturas entre 300 K e 100 K e incluído na biblioteca de modelos de um simulador de circuitos. Foram analisadas características importantes para o funcionamento de circuitos analógicos, tais como a distorção harmônica de dispositivos operando em saturação e o descasamento de alguns parâmetros, como tensão de limiar e corrente de dreno, em diversas temperaturas. No caso da distorção, foi verificada uma melhora significativa promovida pela utilização da estrutura de canal gradual, ultrapassando 20 dB em 100 K. O descasamento apresentou piora em relação ao transistor convencional...

Estudo do efeito de auto-aquecimento em transistores SOI com estrutura de canal gradual - GC SOI MOSFET.; Study os self-heating effect in SOI transistors with graded-channel structure- GC SOI MOSFET.

Oliveira, Sára Elizabeth Souza Brazão de
Fonte: Biblioteca Digitais de Teses e Dissertações da USP Publicador: Biblioteca Digitais de Teses e Dissertações da USP
Tipo: Dissertação de Mestrado Formato: application/pdf
Publicado em 10/08/2007 PT
Relevância na Pesquisa
37.343306%
Este trabalho apresenta o estudo do efeito de Auto-Aquecimento (Self-Heating SH) em transistores Silicon-On-Insulator (SOI) com estrutura de canal gradual (GC SOI MOSFET). São apresentadas as características da tecnologia SOI e em especial as características do transistor GC-SOI MOSFET. Foi realizada uma análise do SH usando uma comparação de dispositivos SOI convencionais com GC SOI nMOSFET. Esta análise compara dispositivos com o mesmo comprimento de máscara do canal e dispositivos com o mesmo comprimento efetivo de canal. Simulações numéricas bidimensionais foram efetuadas nas duas análises considerando o aquecimento da rede cristalina. Os modelos e a constante térmica usados nestas simulações também foram apresentados. É demonstrado que os dispositivos GC com o mesmo comprimento de máscara do canal apresentam uma ocorrência similar de SH independentemente do comprimento da região menos dopada apesar de uma maior corrente de dreno. Por outro lado, para mesmo comprimento efetivo de canal o SH é menos pronunciado em transistores GC uma vez que o comprimento de máscara do canal é aumentado para compensar a diferença de corrente. Esta análise é realizada também variando-se a temperatura de 200K a 400K e resultados análogos foram observados apesar do efeito ser mais intenso em baixas temperaturas.; This work presents the study of Self-Heating (SH) effect in Graded-Channel Silicon-On-Insulator (GC SOI) nMOSFETs. The SOI technology characteristics are described with special attention to the GC SOI nMOSFET characteristics. A Self-Heating (SH) analysis was performed using conventional Silicon-On-Insulator (SOI) in comparison to Graded-Channel (GC) SOI nMOSFETs devices. The analysis was performed comparing devices with the same mask channel length and with the same effective channel length. Two-dimensional numerical simulations were performed considering the lattice heating in both cases. The models and the thermal conductive constant used in these simulations are also presented. It has been demonstrated that conventional and GC devices with the same mask channel length present similar occurrence of SH independently of the length of lightly doped region despite the larger drain current. On the other hand...

Estudo de transistores SOI de múltiplas portas com óxidos de porta de alta constante dielétrica e eletrodo de porta metálico.; Study of SOI multiple gate transistors with gate oxide of high dieletric constant and metal gate electrode.

Rodrigues, Michele
Fonte: Biblioteca Digitais de Teses e Dissertações da USP Publicador: Biblioteca Digitais de Teses e Dissertações da USP
Tipo: Tese de Doutorado Formato: application/pdf
Publicado em 30/11/2010 PT
Relevância na Pesquisa
37.538582%
Este trabalho tem como objetivo investigar o comportamento de transistores SOI de porta tripla com óxido de porta de alta constante dielétrica e eletrodo de porta de metal. Inicialmente estudou-se a aplicação dos métodos de extração de parâmetros através de curvas da capacitância, previamente desenvolvidos para estruturas SOI planares, em dispositivos de porta tripla com óxido de porta de háfnio (HfO2) e porta de metal com nitreto de titânio (TiN). Foram utilizados dispositivos com grandes dimensões, onde a influência das portas laterais pode ser desprezada, apresentando desta forma, um comportamento similar aos dispositivos com geometria planar. Simulações numéricas tridimensionais seguidas de medidas experimentais validam a utilização desses métodos em estruturas de múltiplas portas com grande largura de canal. A capacitância também foi utilizada para se analisar a influência que o efeito de canto exerce sobre estas estruturas de múltiplas portas. Na seqüência, foi investigado o impacto que a variação da espessura da porta de metal TiN causa nas características elétricas dos transistores SOI de porta tripla com óxido de porta de silicato de óxido de háfnio (HfSiO). Parâmetros como tensão de limiar...

Estudo de transistores de porta tripla de corpo.; Study of triple-gate bulk device.

Andrade, Maria Glória Caño de
Fonte: Biblioteca Digitais de Teses e Dissertações da USP Publicador: Biblioteca Digitais de Teses e Dissertações da USP
Tipo: Tese de Doutorado Formato: application/pdf
Publicado em 22/05/2012 PT
Relevância na Pesquisa
37.456692%
O objetivo principal deste trabalho é o estudo de transistores MuGFETs de porta tripla de Corpo de canal tipo-n com e sem a aplicação da configuração DTMOS. Este estudo será realizado através de simulações numéricas tridimensionais e por caracterizações elétricas. A corrente de dreno, a transcondutância, a resistência, a tensão de limiar, a inclinação de sublimiar e a Redução da Barreira Induzida pelo Dreno (DIBL) serão analisadas em modo DTMOS e em configuração de polarização convencional. Importantes figuras de mérito para o desempenho analógico como transcondutância-sobre-corrente de dreno, a condutância de saída, a tensão Early e o ganho de tensão intrínseco serão estudados tanto experimentalmente como através de simulações numéricas tridimensionais para diferentes concentrações de dopantes no canal. Os resultados indicam que a configuração DTMOS apresenta as características elétricas superiores (4 e 10 %) e maior eficiência dos transistores. Além disso, os dispositivos DTMOS com alta concentração de dopantes no canal apresentaram um desempenho analógico muito melhor quando comparados ao transistor de porta tripla de Corpo em modo de operação convencional. O ruído de baixa frequência (LF) é pela primeira vez experimentalmente analisado na região linear e saturação. A origem do ruído é analisada de maneira a compreender os mecanismos físicos envolvidos neste tipo de ruído. As medições mostraram que os espectros do sinal dos dispositivos de porta tripla de Corpo e DTMOS são compostos por flutuações referentes ao número de portadores devido ao ruído flicker e por ondas de ruído de geração e recombinação no dielétrico de porta que se torna maior com o aumento da tensão de porta. No entanto...

Análise do desempenho elétrico de transistores orgânicos visando a fabricação sobre substratos flexíveis.; Electrical analysis of organic transistors aiming manufacturing over flexible substrates.

Zanchin, Vinicius Ramos
Fonte: Biblioteca Digitais de Teses e Dissertações da USP Publicador: Biblioteca Digitais de Teses e Dissertações da USP
Tipo: Dissertação de Mestrado Formato: application/pdf
Publicado em 19/06/2013 PT
Relevância na Pesquisa
37.600498%
Neste trabalho, é apresentada uma metodologia para fabricação de transistores de filmes finos orgânicos sobre substratos flexíveis e resultados de simples testes de flexão desses substratos. Foram fabricados transistores de Poli(3-hexiltiofeno) (P3HT) com diversas arquiteturas não se preocupando somente com a relação W/L dessas, mas também com a facilidade de caracterizar os dispositivos em superfícies curvas. Os transistores foram fabricados sobre diversos substratos como silício, vidro e PET, para que fosse possível uma comparação de eficiência entre eles. A mobilidade do P3HT se manteve próximo de 10-2 cm2/Vs enquanto que a corrente de ION apresentou um aumento significativo, Os transistores sobre PET se mostraram resistentes à flexão, suportando raios de curvaturas de até 0,8 cm sem afetar sua resposta. Porém foi identificado que a compressão ou a tração resultam em efeitos diferentes nos transistores, principalmente sobre os eletrodos de ouro.; Presented herein is a fabrication procedure for organic thin film transistors over flexible substrates. It is also shown the results of the bending tests on these devices. Transistors of poly(3-hexyl thiophene) (P3HT), with different architectures were fabricated...

Espectroscopia não linear de interfaces aplicada ao estudo de transistores poliméricos; Nonlinear interface spectroscopy applied to the study of polymeric transistors

Motti, Silvia Genaro
Fonte: Biblioteca Digitais de Teses e Dissertações da USP Publicador: Biblioteca Digitais de Teses e Dissertações da USP
Tipo: Dissertação de Mestrado Formato: application/pdf
Publicado em 20/03/2014 PT
Relevância na Pesquisa
37.343306%
O uso de materiais orgânicos em dispositivos eletrônicos, além de menor custo e facilidade de processamento, permite obter flexibilidade e transparência. Entretanto, para que a aplicação comercial desses materiais seja viável, os processos que ocorrem nos dispositivos ainda precisam ser mais bem compreendidos, visando maior eficiência e tempo de vida. É de grande importância o estudo das interfaces entre o semicondutor orgânico e os contatos metálicos, onde ocorre transferência de portadores de carga, e a interface com o dielétrico em transistores orgânicos (OFETs), onde se forma o canal de condução. As interfaces de dispositivos eletrônicos poliméricos foram estudadas, utilizando-se Espectroscopia SFG (do inglês Sum Frequency Generation). Esta técnica obtém um sinal com a soma das frequências de dois feixes incidentes sobrepostos, em um processo seletivo a meios onde não há simetria de inversão, como no caso de interfaces. Com aplicação de um feixe de excitação na região visível e outro sintonizável no infravermelho médio, a espectroscopia SFG fornece um espectro vibracional da interface e permite o estudo do ordenamento e da orientação dos grupos moleculares. Foram construídos e analisados OFETs de poli-3-hexiltiofeno (P3HT) preparados sobre substrato de vidro ou silício...

Caracterização elétrica de transistores SOI sem extensão de fonte e dreno com estrutura planar e vertical (3D).; Electrical characterization of extensionless SOI transistors with planar and non-planar structures (3D).

Santos, Sara Dereste dos
Fonte: Biblioteca Digitais de Teses e Dissertações da USP Publicador: Biblioteca Digitais de Teses e Dissertações da USP
Tipo: Tese de Doutorado Formato: application/pdf
Publicado em 10/02/2014 PT
Relevância na Pesquisa
37.8058%
Este trabalho tem como objetivo estudar transistores estado da arte desenvolvidos no imec, Bélgica, e dessa forma, contribuir para a evolução tecnológica do Brasil. Tratam-se de transistores sem extensão de fonte e dreno (SemExt), analisados sob diferentes aspectos. São estudados transistores SOI (Silicon-On-Insulator) de múltiplas portas (MuGFETs) e SOI planares de camada de silício e óxido enterrado ultrafinos (UTBB). Diversos comprimentos de óxido espaçador são comparados a fim de se determinar o melhor comportamento elétrico, baseado nas características digital e analógica desses transistores. A caracterização elétrica dos transistores é realizada com base em medidas experimentais estáticas e dinâmicas e o uso de simulações numéricas complementa a análise dos resultados. Os MuGFETs de porta tripla são caracterizados em função dos principais parâmetros digitais e analógicos, onde os transistores sem extensão de fonte e dreno (F/D) apresentam desempenho elétrico superior aos com extensão na maior parte das análises. Como exemplo, obteve-se experimentalmente que a inclinação de sublimiar do dispositivo sem extensão reduziu até 75 mV/dec, quando comparado com o valor do transistor de referência de 545 mV/dec para o comprimento efetivo de canal...

Sequência simples de fabricação de transistores SOI nMOSFET.; Simple sequence of manufacture of transistors SOI nMOSFET.

Rangel, Ricardo Cardoso
Fonte: Biblioteca Digitais de Teses e Dissertações da USP Publicador: Biblioteca Digitais de Teses e Dissertações da USP
Tipo: Dissertação de Mestrado Formato: application/pdf
Publicado em 10/02/2014 PT
Relevância na Pesquisa
37.343306%
Neste trabalho é desenvolvido de forma inédita no Brasil um processo simples de fabricação de transistores FD SOI nMOSFET (Fully-Depleted Silicon-On-Insulator) com porta de silício policristalino, para servir como base para futuros desenvolvimentos e, também, com finalidade de educação em microeletrônica. É proposta uma sequência de etapas de fabricação necessárias para a obtenção do dispositivo FD SOI nMOSFET, usando apenas 3 etapas de fotogravação e usando o óxido enterrado, intrínseco à tecnologia SOI, como região de campo, objetivando a obtenção do processo mais simples possível e eficiente. São apresentados os procedimentos detalhados de todas as etapas de fabricação executadas. Para obtenção da tensão de limiar de 1V foram fabricadas amostras com 2 doses diferentes de implantação iônica, 1,0x1013cm-2 e 1,2x1013cm-2. Estas doses resultaram em tensões de limiar (VTH) de 0,72V e 1,08V; respectivamente. Como esperado, a mobilidade independente de campo (0) é maior na amostra com dose menor, sendo de 620cm²/Vs e, para a dose maior, 460cm²/Vs. A inclinação de sublimiar é calculada através da obtenção experimental do fator de acoplamento capacitivo () 0,22; para as duas doses, e resulta em 73mV/déc. O ganho intrínseco de tensão (AV) mostrou-se maior na amostra com maior dose em função da menor condutância de saída...

Filmes de poli (3-hexiltiofeno) (P3HT) para transistores de filmes finos orgânicos utilizados como sensores.; Poly(3-hexylthiophene) (P3HT) in organic thin-film transistors for sensing applications.

Cavallari, Marco Roberto
Fonte: Biblioteca Digitais de Teses e Dissertações da USP Publicador: Biblioteca Digitais de Teses e Dissertações da USP
Tipo: Tese de Doutorado Formato: application/pdf
Publicado em 05/06/2014 PT
Relevância na Pesquisa
37.343306%
A importância da pesquisa em eletrônica orgânica, se comparada à microeletrônica convencional baseada principalmente em silício, surge pela presença de inúmeros semicondutores e técnicas de deposição de baixo custo e em grande superfície. Os Transistores de Filmes Finos Orgânicos (OTFTs, do inglês Organic Thin-Film Transistors) são a unidade fundamental em circuitos eletrônicos e, geralmente, apresentam a estrutura de um transistor de efeito de campo. Podem ser fabricados sobre substratos plásticos e oferecem grande número de aplicações como: mostradores, etiquetas de identificação por rádio frequência e eletrônica têxtil. Além disso, há demanda por componentes eletrônicos portáteis e baratos, principalmente como sensores em diagnósticos médicos e veterinários in-situ. A geometria de OTFT mais utilizada em sensores na atualidade é a bottom gate sobre substratos de silício altamente dopado e com óxido de porta inorgânico. Polímeros como poli(3-hexiltiofeno) (P3HT) vêm sendo amplamente utilizados pela comunidade científica, atestando o potencial comercial deste semicondutor em sensores. Neste contexto, esta tese apresenta o desenvolvimento de transistores à base de P3HT como sensores na detecção de analitos em fase vapor. O estudo é composto por uma etapa inicial de caracterização da mobilidade dos portadores de carga por técnicas de transiente de corrente...

Efeitos da radiação em transistores 3D tensionados.; Effects of radiation on strained 3D transistors.

Teixeira, Fernando Ferrari
Fonte: Biblioteca Digitais de Teses e Dissertações da USP Publicador: Biblioteca Digitais de Teses e Dissertações da USP
Tipo: Dissertação de Mestrado Formato: application/pdf
Publicado em 30/05/2014 PT
Relevância na Pesquisa
37.343306%
Os efeitos causados pela radiação de raios X em transistores MOS com canal n e p, de porta tripla, com e sem tensionamento mecânico foram estudados teórica e experimentalmente. Após a irradiação de raios X, com doses totais acumuladas de 150Mrad e 3Mrad, em 12 dispositivos diferentes, foi constatada uma grande variação em algumas de suas características, como por exemplo um aumento de 40mV/dec na inclinação de limiar nos dispositivos mais largos, devido a criação de cargas positivas nos óxidos, tanto no enterrado quanto de porta. As cargas geradas no óxido enterrado apresentaram grande influência na condução de corrente pela segunda interface (silício/óxido enterrado), uma vez que o óxido enterrado é espesso (145nm), que por sua vez afetou significativamente diversos outros parâmetros. A formação de cargas positivas no óxido enterrado causou variações distintas no valor da tensão de limiar referente à segunda interface, em função do canal do transistor. No caso dos transistores MOS com canal n, foi observado um aumento na condução parasitária proveniente da segunda interface, enquanto que nos dispositivos MOS com canal p essa corrente foi minimizada devido aos efeitos da radiação, gerando uma melhora do desempenho destes dispositivos (é possível observar uma redução da inclinação de sublimiar de 60 a 80mV/dec no caso dos dispositivos mais largos). Entretanto...

Automatic generation and evaluation of transistor networks in different logic styles; Geração automática e avaliação de redes de transistores em diferentes estilos lógicos

Rosa Junior, Leomar Soares da
Fonte: Universidade Federal do Rio Grande do Sul Publicador: Universidade Federal do Rio Grande do Sul
Tipo: Tese de Doutorado Formato: application/pdf
ENG
Relevância na Pesquisa
37.719907%
O projeto e o desenvolvimento de circuitos integrados é um dos mais importantes e aquecidos segmentos da indústria eletrônica da atualidade. Neste cenário, ferramentas de automação têm possibilitado aos projetistas manipular uma elevada quantidade de transistores em circuitos cada vez mais complexos, diminuindo, assim, o tempo de projeto. Em especial, ferramentas de síntese lógica têm contribuído significativamente para reduzir o ciclo de desenvolvimento. Na metodologia de projeto full-custom, cada bloco funcional tem sua geração realizada de forma manual, desde a implementação das redes de transistores até a geração do leiaute. Entretanto, esta tarefa é extremamente custosa em tempo de projeto. Neste contexto, torna-se confortável ter a disposição algoritmos dedicados para derivar redes de transistores automaticamente. Diversos tipos de arranjos de transistores são encontrados na literatura. Estas diferentes redes de transistores apresentam diferentes comportamentos em termos de consumo de área, consumo de potência e velocidade. Desta forma, não apenas a geração automática de redes de transistores é importante, mas também técnicas automatizadas para avaliar e comparar estas distintas redes de chaves é de fundamental importância para guiar o projetista que deseja alcançar implementações de circuitos eficientes. Estas avaliações não precisam ser necessariamente processos custosos de caracterização elétrica. Elas podem ser realizadas através de estimativas capazes de fornecer informações acuradas sobre o comportamento das redes. Esta idéia pode ser utilizada por projetistas que desejam gerar e avaliar potenciais soluções em redes de transistores para alimentar fluxos standard-cell (utilizando bibliotecas de células)...

Análises dos transistores de porta flutuante : modelamento e impacto do efeito de doses total ionizante

Grisales, Catalina Aguirre
Fonte: Universidade Federal do Rio Grande do Sul Publicador: Universidade Federal do Rio Grande do Sul
Tipo: Dissertação Formato: application/pdf
POR
Relevância na Pesquisa
37.456692%
Nesta dissertação é apresentado o estudo dos transistores de porta flutuante (Floating Gate Transistor - FG Transistor), sua modelagem, e a análise do efeito da dose de ionização total (Total Ionizing Dose- TID) sobre os transistores FG. Para isto foi procurado e implementado um modelo de simulação elétrica do transistor FG em condições de leitura (análise DC), baseado no cálculo quantitativo da tensão na porta flutuante em função das tensões nos terminais do transistor, no valor de carga armazenado na porta flutuante e nos coeficientes de acoplamento capacitivo que apresentam este tipo de dispositivos. Para a análise do efeito TID, a tensão limiar do transistor MOS foi variada usando o método de simulação Monte Carlo, tendo em conta as variações da tensão limiar que apresentam os transistores FG submetidos na radiação ionizante. O estudo obteve como resultado a confirmação da perda de carga do FG à medida que é incrementada a dose de radiação, o que implica uma alteração na característica de retenção de carga que caracteriza as células de memórias não voláteis (Non Volatile Memory - NVM).; In this dissertation work, a study of the the floating gate Transistor (FG transistor) performed. The focus in the electrical modeling...

Estudo de amplificadores usando transistores bipolares em microondas

Wang Wen Hung
Fonte: Biblioteca Digital da Unicamp Publicador: Biblioteca Digital da Unicamp
Tipo: Dissertação de Mestrado Formato: application/pdf
Publicado em /06/1978 PT
Relevância na Pesquisa
37.343306%
A finalidade deste estudo e apresentar os conceitos básicos para o projeto de amplificadores de microondas utilizando transistores bipolares. O transistor, neste trabalho, e considerado como um quadripolo que é caracterizado pelos parâmetros de espalhamento. Os parâmetros de espelhamento (parâmetros S) são medidos no ponto quiescente escolhido em uma certa faixa da frequência desejada (1 a 2 GHz). A regra para projetar os amplificadores de faixa estreita pode ser resumida como segue: (1) Calcular um conjunto de círculos de ganho de potência utilizando os parâmetros S e desenhar os círculos na Carta de Smith; (2) Selecionar o ganho desejado e determinar os correspondentes coeficientes de reflexão de entrada e de saída do quadripolo; (3) Sintetizar os circuitos de casamento que transformam as impedâncias (50?) do gerador e da carga às impedâncias correspondentes aos coeficientes de reflexão de entrada e de saída, respectivamente. O projeto de amplificadores de faixa larga, pelo método clássico, é feito adicionando-se na entrada e na saída do transistor um circuito de casamento de impedância que compense a variação do ganho transdutivo unilateral do transistor com a frequência. A otimização desses circuitos de casamento na entrada e na saída é feita por um processo de tentativa neste trabalho. Um amplificador de máximo ganho e um amplificador com faixa de uma oitava...

Preparação de transistores de efeito de campo nanoestruturados na análise de processos neuroquímicos; Preparation of nanostructured field effect transistors in the analysis of neurochemical processes

Alexandre Kisner
Fonte: Biblioteca Digital da Unicamp Publicador: Biblioteca Digital da Unicamp
Tipo: Tese de Doutorado Formato: application/pdf
Publicado em 12/03/2012 PT
Relevância na Pesquisa
37.74666%
Transistores de efeito de campo (FETs) modificados com nanoeletrodos de Au representam uma excelente ferramenta para o estudo eletrofisiológico de células, uma vez que as características da dimensionalidade destes últimos são comparáveis às espécies celulares a serem detectadas e medidas múltiplas podem ser realizadas simultaneamente. Neste trabalho, foram fabricados transistores de efeito de campo com três diferentes tipos de superfície em suas regiões de porta, transistores com somente SiO2, SiO2 e Al2O3 anódica porosa, e ainda SiO2-Al2O3 contendo nanopartículas de Au dentro de seus poros. Os transistores foram caracterizados por microscopia eletrônica de varredura assim como por medidas elétricas convencionais. Estas últimas demonstraram que os processos de anodização e deposição de nanopartículas em sua superfície não comprometem as suas propriedades elétricas. Os transistores com portas nanoporosas foram modificados com torisinase e empregados como biossensores para a detecção de dopamina. Os resultados demonstraram que estes FETs podem detectar dopamina num alcance de concentração normalmente encontrado durante a liberação destas moléculas por células neurais. Transistores com nanopartículas de Au foram empregados na detecção de serotonina utilizando-se uma metodologia de interação eletrostática através de monocamadas auto-organizadas...

Análise do transporte de portadores de carga em transistores de efeito de campo em arquitetura planar e desenvolvimento de transistores em arquitetura vertical

Seidel, Keli Fabiana
Fonte: Universidade Federal do Paraná Publicador: Universidade Federal do Paraná
Tipo: Teses e Dissertações Formato: application/pdf
PORTUGUêS
Relevância na Pesquisa
37.600498%
Resumo: Nesta tese são apresentados dois trabalhos distintos. O primeiro, está relacionada ao trabalho experimental, no qual desenvolvemos (a) transistores híbridos em arquitetura vertical com base nanoestruturada por litografia de esferas e também, (b) transistores de efeito de campo em arquitetura vertical. O transistor (a) é baseado em dois trabalhos desenvolvidos no Grupo de Dispositivos Optoeletrônicos Orgânicos - UFPR, cujas técnicas e arquitetura são utilizadas para desenvolver um transistor de base-permeável com furos na grade metálica que pos- suam tamanho controlado. A segunda classe de dispositivos desenvolvida, consiste de transistores de efeito de campo em arquitetura vertical cujas camadas estão em- pilhadas de modo a formar uma célula capacitiva na parte inferior e um dispositivo a dois terminais na parte superior. Com esta arquitetura conseguimos obter um dispositivo onde a corrente no canal é modulada pelo efeito de campo gerado pela porta e que opera a baixas tensões. Já na segunda parte, trata-se de um modelo teórico que descreve a influência dos es- tados de armadilha de carga no transporte de portadores de carga em transistores de efeito de campo. Neste caso, consideramos estados de armadilha discretos numa dis- tribuição contínua em energia descrita por uma distribuição exponencial. Junto aos resultados numéricos apresentamos também uma aproximação anal ética do modelo. Através destes resultados é possível observar que a espessura efetiva do canal condu- tor...

Caracterização de memorias analogicas implementadas com transistores MOS floating gate; Analog memories characterization implemented with floating gate MOS transistors

Andre Luis do Couto
Fonte: Biblioteca Digital da Unicamp Publicador: Biblioteca Digital da Unicamp
Tipo: Dissertação de Mestrado Formato: application/pdf
Publicado em 28/11/2005 PT
Relevância na Pesquisa
37.456692%
A integração de memórias e circuitos analógicos em um mesmo die oferece diversas vantagens: redução de espaço nas placas, maior confiabilidade, menor custo. Para tanto, prescindir-se de tecnologia específica à confecção de memórias e utilizar-se somente de tecnologia CMOS convencional é requisito para tal integração. Essa pode ser tanto mais eficiente quanto maior a capacidade de armazenagem de dados, ou seja, maior a densidade de informação. Para isso, memórias analógicas mostram-se bem mais adequadas, posto que em uma só célula (um ou dois transistores) podem ser armazenados dados que precisariam de diversas células de memórias digitais e, portanto, de maior área. Neste trabalho, transistores MOS com porta flutuante mostraram-se viáveis de serem confeccionados e resultados de caracterização como tipos de programação, retenção de dados e endurance foram obtidos. O trabalho apresenta as principais características dos FGMOS (Floating Gate MOS) e presta-se como referência à futuros trabalhos na área.; Monolithic integration of memories and analog circuits ,in the same die offers interesting advantages like: smaller application boards, higher robustness and mainly lower costs. Today, a profitable integration of these kind of circuit can only be possible using conventional CMOS technology...

Modelamento de transistores bipolares de heterojunção

Everson Martins
Fonte: Biblioteca Digital da Unicamp Publicador: Biblioteca Digital da Unicamp
Tipo: Dissertação de Mestrado Formato: application/pdf
Publicado em 29/06/1995 PT
Relevância na Pesquisa
37.648955%
Neste trabalho apresentamos um estudo inicial sobre os mecanismos de transporte de corrente envolvidos em uma heterojunção. Vemos que os mecanismos de deriva e difusão não são suficientes para descrever seu comportamento elétrico ( devido a um spike na banda de condução, no caso de transistor Npn), sendo introduzido o mecanismo de Emissão-Termiônica. Considerando este novo mecanismo modelos EBERS-MOLL e GUMMEL-POON são obtidos para descrever este transistor. Destes modelos, considerando um transistor de uma única heterojunção abrupta na junção de base-emissor, obtemos as equações das correntes de base e de coletor na região onde os efeitos de resistências parasitárias e térmicos são desprezados. Nestas condições mostramos a equivalência entre os dois modelos e consideramos somente o modelo EBERS-MOLL. Comparando os resultados práticos com os teóricos, vemos correntes de coletor calculadas muito menores que os valores medidos. Isto se deve ao fato de não levarmos em conta o tunelamento de cargas através do spike. O efeito do tunelamento é aumentar o valor da corrente e saturação (IS) e o fator de idealidade (nF). Assim conseguimos uma boa concordância entre o modelo teórico e as curvas experimentais. Para altos valores de tensão entre base-emissor...

Modelamento, projeto e caracterização de transistores verticais DMOS de potencia e estruturas de alta tensão compativeis com a tecnologia CMOS

Frank Herman Behrens
Fonte: Biblioteca Digital da Unicamp Publicador: Biblioteca Digital da Unicamp
Tipo: Dissertação de Mestrado Formato: application/pdf
Publicado em 05/04/1989 PT
Relevância na Pesquisa
37.538582%
Esta tese tem por objetivo a investigação da viabilidade de projeto de transistores VDMOS de potência e alta tensão,construídos num processo CMOS convencional, normalmente utilizado para aplicações de baixa tensão. Visa também verificar a possibilidade de construção monolítica do dispositivo VDMOS de potência integrado a um circuito lógico de controle à baixa tensão. Primeiramente, são discutidos alguns aspectos teóricos das tecnologias de fabricação disponíveis, da tecnologia CMOS convencional, do modelamento do fenômeno de ruptura de junções P / N planares e do modelamento da resistência de condução de transistores VDMOS. Em seguida, com base nos aspectos teóricos desenvolvidos, discute- se o projeto e a caracterização elétrica de uma pastilha teste, contendo diodos e transistores VDMOS de alta tensão, fabricados num processo CMOS poço P, 3 micra, com uma camada de silício policristalino e uma camada de metal. Os resultados experimentais indicam a possibilidade de construção de transistores VDMOS para 100 volts e 75 mohm. cm2, que podem ser otimizados em termos da resistência de condução se o processo utilizado permitir o uso de lâminas epitaxiais do tipo N- / N+, resultando num desempenho elétrico semelhante aos dispositivos comerciais atualmente existentes. A construção monolítica de dispositivos VDMOS e circuitos lógicos de controle a baixa tensão também se mostrou favorável.; The objective of this thesis is to investigate the design viability of power and high-voltage VDMOS transistors...

Fabricação de estruturas híbridas para aplicação em transistores de spin

Araujo, Clodoaldo Irineu Levartoski de
Fonte: Florianópolis, SC Publicador: Florianópolis, SC
Tipo: Tese de Doutorado Formato: 73 p.| il., grafs., tabs.
POR
Relevância na Pesquisa
37.456692%
Tese (doutorado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Ciência e Engenharia de Materiais, Florianópolis, 2011; Dispositivos spintrônicos apresentam potencial aumento da velocidade de processamento de dados, redução do consumo de energia elétrica e aumento da densidade de integração em comparação com dispositivos convencionais, devido à adição do grau de liberdade relativo ao momento magnético do elétron (spin). Estes dispositivos são atualmente utilizados como sensores magnéticos em cabeças leitoras de discos rígidos e em memórias magnéticas de acesso randômico (MRAM). A crescente demanda por aumento do desempenho e portabilidade dos equipamentos eletrônicos, que requer o desenvolvimento de dispositivos com alta sensibilidade e dimensões reduzidas, torna a spintrônica uma linha de pesquisa amplamente investigada. A possível utilização de dispositivos spintrônicos em dispositivos laterais com canal de spin em um semicondutor controlado por voltagem de gate, nos chamados transistores de spin por efeito de campo (SPINFET), torna os dispositivos spintrônicos prováveis candidatos à superação das limitações da eletrônica convencional. Nesta tese de doutorado são realizados fabricação e estudo de estruturas híbridas para aplicação em transistores de spin com técnicas compatíveis para obtenção de dispositivos com alto desempenho...

Caracterización de Transistores Hemt en Banda Q

Navarrete Moreno, Francisco José
Fonte: Universidad de Chile; CyberDocs Publicador: Universidad de Chile; CyberDocs
Tipo: Tesis
ES
Relevância na Pesquisa
37.456692%
Este trabajo de título tiene como objetivo diseñar y construir un sistema de caracterización de transistores HEMT. Este sistema tiene como n determinar el comportamiento de transistores candidatos a ser utilizados en el diseño de ampli cadores de bajo ruido para receptores de antenas radioastronomicas que operen en Banda 1 del proyecto ALMA. Como parte de este sistema se diseñaron y construyeron dos módulos, un módulo Bias Tee y un sistema de calibración TRL. El módulo Bias Tee permite acoplar, por un mismo canal, la señal proveniente del VNA y la polarización para entregarlas al transistor. El módulo de calibración TRL permite descontar de la medicion de parámetros S del transistor, el efecto del resto de los elementos que forman el sistema de caracterización. Además, se desarrolló un software que a partir de los datos obtenidos del transistor calcula sus parámetros S. Al realizar las mediciones del módulo Bias Tee y del sistema de calibración, estas diferían del comportamiento que mostraban las simulaciones. En el caso del Bias Tee se encontró que la mayor parte de la señal incidente en el módulo se refleja. En el caso del sistema de calibración, se genera una calibración exitosa pero altamente sensible a las modi caciones en el montaje...