Página 1 dos resultados de 29 itens digitais encontrados em 0.001 segundos

Sistemas modulares de aquisição de dados a muita alta velocidade

Loureiro, Custódio Francisco de Melo
Fonte: Universidade de Coimbra Publicador: Universidade de Coimbra
Tipo: Tese de Doutorado
POR
Relevância na Pesquisa
16.79%
Inicia-se a dissertação com uma discussão de aspectos relevantes para sistemas de aquisição de dados a taxas muito elevadas (da ordem das centenas ou milhares de milhões de amostragens por segundo). Tecem-se algumas considerações sobre as principais tendências que na actualidade influenciam os sistemas de instrumentação e de aquisição de dados e passam-se em revista as principais arquitecturas usadas em sistemas de aquisição de dados a taxas muito elevadas. Apresentam-se também os condicionalismos e as motivações que presidiram ao desenvolvimento dos novos módulos de aquisição de dados, que são a base do sistema de aquisiçao de dados do diagnóstico de reflectometria do tokamak ASDEX-Upgrade em Garching, Alemanha. Segue-se uma discussão detalhada dos módulos de aquisição de dados desenvolvidos, o primeiro baseado em transputers, o segundo apresentando uma arquitectura modular de elevado desempenho. Caracteriza-se pormenorizadamente a estrutura de hardware e de controlo dos módulos. Apresenta-se um interface para programação recorrendo a um modelo de programação orientado por objectos, que culminou no desenvolvimento duma hierarquia de objectos capaz de explorar toda a funcionalidade existente. Apresenta-se um estudo crítico dos diferentes métodos usados habitualmente na determinação do desempenho de sistemas que apresentam um interface analógico-digital...

Estudo de processamento paralelo para dinâmica molecular; A study of parallel processing for molecular dynamics.

Travieso, Gonzalo
Fonte: Biblioteca Digitais de Teses e Dissertações da USP Publicador: Biblioteca Digitais de Teses e Dissertações da USP
Tipo: Dissertação de Mestrado Formato: application/pdf
Publicado em 10/03/1989 PT
Relevância na Pesquisa
16.79%
Apresentamos um problema de dinâmica molecular e quatro algoritmos seqüenciais para a implementação do mesmo. Em seguida esses algoritmos são estudados quanto ao tempo de execução e possibilidades de paralelização. É escolhido então dentre os quatro o algoritmo que apresenta melhores características para a paralelização. Introduzimos a seguir uma proposta de implementação do mesmo em um rede de transputers, com a. definição das interligações entre os processadores e da. programação dos mesmos. A seguir é realizado um estudo da eficiência da estrutura proposta quanto a. tempo de execução e características de expansibilidade do número de processadores. Os resultados mostram que conseguem-se velocidades de execução próximas às de supercomputadores para redes com baixos números de elementos.; In the present work, we describe four sequential algorithms for simulating molecular dynamics. The parallelism and execution times of these algorithms are assessed. Using the best suited algorithm for parallelism exploitation a transputer based architecture is suggested including needed link and software. The evaluation of the eficiency regarding execution time and number of processors is analyzed. The results show that speeds dose to those of supercomputers can be achieved with a low number of processors.

Implementação do algoritmo da fft-2d para rede de transputers; Implementation of 2D-FFT algorithm for a transputer network

Eto, Regina Fumie
Fonte: Biblioteca Digitais de Teses e Dissertações da USP Publicador: Biblioteca Digitais de Teses e Dissertações da USP
Tipo: Dissertação de Mestrado Formato: application/pdf
Publicado em 16/02/1993 PT
Relevância na Pesquisa
28.03%
O presente trabalho descreve a implementação do algoritmo discreto da FFT-2D, numa rede de transputers. Primeiramente a implementação seqüencial do algoritmo é analisado, em seguida são apresentados algumas técnicas de paralelização, bem como sua aplicação no algoritmo da FFT-2D. Finalmente são apresentados os resultados do desempenho obtido por redes compostas de um, dois e quatro transputers; The present work describes the implementation of the discrete FFT-2D algorithm in a distributed transputer network. First a seqüencial implementation of the algorithm is presented. Then some parallelization techniques are analyzed and applied to the FFT-2D algorithm. Finally the obtained performance is presented for networks containing one, two and four transputers

Servidor de processamento paralelo em banco de transputers; Not available

Trindade Junior, Onofre
Fonte: Biblioteca Digitais de Teses e Dissertações da USP Publicador: Biblioteca Digitais de Teses e Dissertações da USP
Tipo: Tese de Doutorado Formato: application/pdf
Publicado em 18/12/1991 PT
Relevância na Pesquisa
27.46%
Limitações de ordem física têm imposto limites máximos no aumento de desempenho de computadores baseados na arquitetura de Von Neumann. Sistemas computacionais para processamento paralelo representam a alternativa mais promissora para superar esses limites. O nível de paralelismo dos problemas pode resultar em urna subutilização das máquinas paralelas, particularmente em sistemas monousuários utilizadas para a solução de problemas com baixo nível de paralelismo. Isso contribui para tomar os sistemas paralelos mais onerosos. Uma nova arquitetura, baseada em um banco de transputers, é sugerida neste trabalho, introduzindo recursos para processamento paralelo para os usuários de um sistema distribuído baseado em uma rede local de computadores. Neste trabalho são discutidos os pontos relevantes do desenvolvimento do sistema. No projeto do servidor de processamento paralelo foram levados em consideração diversos aspectos relacionados com utilização facilitada e custo reduzido. A flexibilidade de operação também foi considerada. Os resultados obtidos dos testes efetuados mostraram que os principais objetivos foram atingidos. Duas linhas para a continuidade da pesquisa são propostas: Melhoramentos no sistema para incorporação de novas características e revisão da especificação inicial. Também são propostos diversos temas para novos trabalhos relacionados com o servidor.; Physical constraints have imposed performance bounds on Von Neumman's architecture. Parallel computers are at present the best solution to overcome this limitation. The cost/benefit relation in single-user parallel systems depends on the parallelism of the problem. Little parallelism implies poor cost/benefit relation. This contributes to make highly parallel systems more expensive. A new architecture based on a Tranputer bank...

Reconfiguração no t-node em caso de falhas; Reconfiguration on the t-node machine under fault

Nunes, Raul Ceretta
Fonte: Universidade Federal do Rio Grande do Sul Publicador: Universidade Federal do Rio Grande do Sul
Tipo: Dissertação Formato: application/pdf
POR
Relevância na Pesquisa
16.79%
Procedimentos de reconfiguração são usados em diversos sistemas para isolar módulos falhos e recuperar o sistema após a ocorrência de erros. Em ambientes multiprocessadores, onde existe redundância implícita de nodos processadores, vários algoritmos de reconfiguração já foram propostos. Entretanto a maior parte destes algoritmos destina-se a topologias específicas bastante exploradas como, por exemplo, arquiteturas na forma de arrays e árvores. Neste trabalho é apresentada uma estratégia de detecção/reconfiguração para tolerar falhas na máquina T-NODE. Esta máquina possui uma arquitetura multiprocessadora fracamente acoplada, que tem como processador base o transputer. Sua arquitetura de interconexão é definida pelo usuário; a organização de barramentos implementada com base em uma chave crossbar, a qual permite uma variada e fácil gama de opções. Assim, os algoritmos tradicionais de reconfiguração não se aplicam pois são excessivamente restritivos. A análise da arquitetura e do software de baixo nível existentes para a T-NODE revelou recursos praticamente inexistentes a nível de controle de falhas nos processadores e erros no processamento. Mesmo considerando-se que o principal objetivo desta máquina é a obtenção de alto desempenho...

Trix : um sistema operacional multiprocessado para transputers, com gerencia distribuida de processos; Trix, a transputer based multiprocessor operating system, with distributed process management

Pasin, Marcelo
Fonte: Universidade Federal do Rio Grande do Sul Publicador: Universidade Federal do Rio Grande do Sul
Tipo: Dissertação Formato: application/pdf
POR
Relevância na Pesquisa
27.46%
O trabalho em torno do sistema TRIX visa desenvolver um sistema operacional multiprocessado experimental, para servir de base a futuros trabalhos de pesquisa em sistemas operacionais e processamento paralelo. Como características essenciais do sistema tem-se simplicidade, desempenho e compatibilidade com UNIX. Com o sistema operando em vários processadores, pode-se fazer experiências de muitos tipos em processamento paralelo, como por exemplo, ensaios de distribuição de carga, avaliações de desempenho, implementação de linguagens paralelas ou distribuídas, ,bancos de dados, sistemas dedicados, etc. Ao construir o sistema TRIX, decidiu-se usar o código fonte de um sistema já pronto e funcionando, para encurtar o tempo de desenvolvimento. Optou-se pelo MINIX, que é um sistema bem estruturado, dividido em camadas de processos seqüenciais que se comunicam por troca de mensagens. Mais que isso, 0 MEND( a compatível com o UNIX versão 7 e o seu c6digo fonte pode ser usado para fins acadêmicos sem ferir o seu Copyright. Foi necessário porem dotar o MINIX de características distribuídas, para o controle de uma arquitetura multiprocessada. projeto e implementação destas características é o assunto deste trabalho. Inicialmente são avaliados os sistemas operacionais multiprocessados encontrados na literatura...

Um sistema automatico de localização de objetos no espaço utilizando processamento paralelo

Fernando Carvalho de Barros
Fonte: Biblioteca Digital da Unicamp Publicador: Biblioteca Digital da Unicamp
Tipo: Dissertação de Mestrado Formato: application/pdf
Publicado em 20/12/1991 PT
Relevância na Pesquisa
16.79%
Esta dissertação apresenta o desenvolvimento e implementação de um sistema de Visão Computacional monocular para reconhecimento e localização de objetos no espaço tri-dimensional. São apresentadas também as técnicas de processamento Paralelo MIMO e SIMO aplicadas à este sistema, visando uma redução de seu tempo de execução total. Este trabalho é multidisciplinar e pode ser inserido nos contextos de Visão Computacional,Automação Industrial, Robótica e processamento Paralelo. São apresentados resultados experimentais do sistema aplicado à Imagens reais. Procura-se mostrar como os resultados de precisão e velocidade conseguidos no sistema possibilitam sua utilização em tarefas típicas de ambientes industriais. Como um resultado prático, mostra-se que, utilizando-se 9 transputers, consegue-se que o sistema reconheça e localize, em 33ms, um paralelepípedo com complexidade de 706 pixels de borda. Mostra-se também que a precisão dos resultados obtidos situa-se dentro das especificações atualmente aceitas pela literatura especializada; This dissertation describes the development and Implementation of a computer Vision System for the recognition and localization of objects In 3D space through monocular computer vision. This work Is multidisciplinary and It can be Inserted In the context of Computer Vision...

A estrutura de hipercubo e os automatos autonomos : carregamento e redistribuição dinamica de trabalho

Noritsuna Furuya
Fonte: Biblioteca Digital da Unicamp Publicador: Biblioteca Digital da Unicamp
Tipo: Tese de Doutorado Formato: application/pdf
Publicado em 30/07/1990 PT
Relevância na Pesquisa
16.79%
O trabalho entitulado "A Estrutura de Hipercubo e os Autômatos Autônomos: Carregamento e Redistribuição Dinâmica de Trabalho" tem como objetivo a definição de uma metodologia para particionamento, distribuição inicial e redistribuição dinâmica de serviços entre processadores concorrentes estruturados num arranjo de hipercubo. São considerados também os problemas cujos modelos são autômatos ftnitos autônomos, finitos autônomos, cujos grafos asaodados possam ser partrocionados em subgrafos isomorfos. AIem disso, são apresentados estudos sobre a implementação dos algoritmos num ambiente com 4 Transputers. Ao final, são feitas considerações sobre as restrições das linguagens C da 3L e OCCAM; Not informed

Arquiteturas de redes neurais : uma aplicação a memorias associativas

Marcelo Arturo Jara Perez
Fonte: Biblioteca Digital da Unicamp Publicador: Biblioteca Digital da Unicamp
Tipo: Dissertação de Mestrado Formato: application/pdf
Publicado em 01/12/1991 PT
Relevância na Pesquisa
16.79%
Apesar do crescimento da potencia computacional das máquinas atuais, os computadores convencionais baseados no modelo seqüencial de Von Neumann, têm demonstrado serem muito ineficientes na resolução de problemas tais como o reconhecimento de padrões e outros de natureza similar. As Redes Neurais Artificiais (ANN) apresentam características como paralelismo maciço e alta conectividade, o que permite a abordagem mais eficiente de tais problemas. A partir da publicação dos modelos neurais de JJ. Hopfield, tem sido desenvolvido muito trabalho analítico na área. Embora o modelamento matemático de ANNs ainda apresente muitas dificuldades, especialmente no estudo das características dinâmicas de tais sistemas. As simulações por computador têm sido extensivamente utilizadas como ferramenta no estudo e na compreensão de ANNs, validando os estudos analíticos e às vezes resultando no único método viável para analisar modelos de tratamento matemático muito complexo. A implementação por software de métodos numéricos e técnicas de tratamento de matrizes é, muitas vezes, melhor desempenhada quando se utiliza um sistema de multicomputadores e técnicas de processamento paralelo, criando ferramentas de simulação mais rápidas e eficientes. No caso da simulação de ANNs...

A heterogeneous computer vision architecture : implementation issues

Santos, Henrique Dinis dos; Ramalho, José Carlos; Fernandes, João M.; Proença, Alberto José
Fonte: Elsevier Publicador: Elsevier
Tipo: Artigo de Revista Científica
Publicado em /08/1995 ENG
Relevância na Pesquisa
16.79%
The prototype of a heterogeneous architecture is currently being built. The architecture is aimed at video-rate computing and is based on a message passing MIMD topology at the top level-transputer based-and on VLSI associative processor arrays (APA, SIMD structure) for low level image processing tasks. The APA structure is implemented through a set of 4 VLSI chips (GLiTCH) containing 64 1-bit processing elements each. This communication addresses some issues concerning the implementation of the first prototype, namely those related to: • the design and integration of the APA controller unit, which provides the required interface between the APA, the MIMD topology and the video image interface: • the evaluation of the GLiTCH chip through an emulator based on transputers and fast programmable devices; the emulator was designed to be flexible enough to evaluate later modifications to the GLiTCH design; • the design of an integrated set of software development tools containing a structured editor-syntax oriented, with a visual interface/programming interface-and a cross compiler and debugger.

Solving linear equation systems using parallel processing

Pais, Jorge C.; Delgado, Raimundo
Fonte: Universidade do Minho Publicador: Universidade do Minho
Tipo: Conferência ou Objeto de Conferência
Publicado em //1995 ENG
Relevância na Pesquisa
16.79%
This paper shows the abilities of the parallel processing in the solution of linear equation systems. The solution of linear equation systems is one of the most time consuming task in the analysis of the structural problem in civil engineering. This is more evident in finite element analysis because the solving phase spends almost the whole time of the analysis. To solve this time consuming it is proposed the use of the parallel processing in the solution of the equation systems. The Gaussian elimination method, the Cholesky factorization method and the Conjugate Gradient iterative method were chosen. For these methods it was analysed the sequential time, the parallel time, the speedup and the efficiency of the parallel algorithm relatively at the sequential algorithm. Parallel times are gotten for 2 to 16 processors because this work was developed in a parallel computer with 16 transputers IMS T800- 20 every one with 2 MBytes of RAM.

Mecanismos de suporte à execução concorrente de programas em lógica

Lourenço, João
Fonte: Faculdade de Ciências e Tecnologia, Universidade Nova de Lisboa Publicador: Faculdade de Ciências e Tecnologia, Universidade Nova de Lisboa
Tipo: Dissertação de Mestrado
Publicado em //1994 POR
Relevância na Pesquisa
16.79%
Dissertacção apresentada para a obtenção do Grau de Mestre em Engenharia Informática pela Universidade Nova de Lisboa, Faculdade de Ciências e Tecnologia.; A evolução do hardware dos computadores para arquitecturas paralelas, incentivou a concepção de novos modelos de programação e o desenvolvimento dos sistemas de suporte à execução correspondentes, de forma a conseguir uma melhor exploração do paralelismo. A linguagem de programação Prolog, pelas suas características declarativas e operacionais, tem vindo a ser objecto de estudo nesta área, através de adaptações da linguagem e/ou da sua máquina de inferência. Este trabalho incide sobre os aspectos de concepção e implementação de um modelo de um sistema de suporte à execução de programas em Prolog, em arquitecturas de múltiplos processadores, com unidades de memória fisicamente distribuídas. O modelo propõe extensões a um executor de Prolog convencional, de forma a disponibilizar funcionalidades que permitam o controlo do paralelismo e da distribuição. Estas funcionalidades podem ser utilizadas para a implementação de modelos de linguagens lógicas concorrentes de mais alto nível, ou então serem utilizadas directamente para a programação de sistemas distribuídos...

Parallel Genetic Algorithms on Distributed-Memory Architectures

Bianchini, Ricardo ; Brown, Christopher M. (1945 - )
Fonte: University of Rochester. Computer Science Department. Publicador: University of Rochester. Computer Science Department.
Tipo: Relatório
ENG
Relevância na Pesquisa
16.79%
The implementation of parallel genetic algorithms raises many important issues. These issues can be divided into two main classes: genetic search quality and execution performance. In the context of parallel genetic algorithms on distributed-memory computers, performance considerations have always driven the design of implementations. Thus, centralized implementations have almost always been excluded from any consideration for distributed-memory architectures. The work we present here defines a set of genetic algorithm implementation alternatives for distributed-memory computers, in which strategies with some centralization are included. Each of our implementation alternatives uses a different level of distribution of the population, from the single logically centralized population to a totally distributed set of subpopulations. The design alternatives we define can be applied to the implementation of any parallel genetic algorithm. As an example of such an implementation, we study the quality of the search and the execution performance of our strategies on the 0-1 Integer Linear Programming problem, on a Transputer network. Our results show that implementations incurring higher overheads can produce as good or better solutions faster than than very "efficient" implementations...

Architecture, Programming Environment and Application of the Supernode Network of Transputers (EUROCOURSE, 4-8 November 1991)

GROSSETIE Jean-claude
Fonte: CEC Publicador: CEC
Tipo: EUR - Scientific and Technical Research Reports Formato: Printed
ENG
Relevância na Pesquisa
16.79%
Abstract not available; NA-NOT AVAILABLE

Design, implementation and evaluation of an operating system for a network of transputers.

Cordeiro, Mauricio de Menezes.
Fonte: Escola de Pós-Graduação Naval Publicador: Escola de Pós-Graduação Naval
Tipo: Tese de Doutorado
EN_US
Relevância na Pesquisa
16.79%

Design, implementation and evaluation of an abstract programming and communications interface for a network of transputers

Bryant, Gregory R.
Fonte: Monterey, California. Naval Postgraduate School Publicador: Monterey, California. Naval Postgraduate School
Tipo: Tese de Doutorado
EN_US
Relevância na Pesquisa
27.46%
This thesis presents the design, implementation and evaluation of two abstracted programming and communication interfaces for developing distributed programs on a network of Transputers. One interface uses a shared memory model for interprocess communication and synchronization. The other interface uses a message passing model for communication and synchronization. The programming interfaces allow development of distributed programs that are independent of the physical configuration of a network. This thesis also presents an evaluation of Transputer performance with a particular emphasis on the interaction of computation and inter-Transputer communication. The Transputer is a single chip microprocessor that has been specifically designed to function as a computing element in a distributed multicomputer system. As the transistor was a building block for large and varied electronic circuits, the Transputer is intended by the manufacturer to be an analogous building block for distributed computing systems. To facilitate the use of the Transputer as an element in a distributed system, the Transputer implements the concept of Communicating Sequential Processes. Communicating Sequential Processes is a paradigm which defines and describes the interaction of programs that execute in parallel (as is the case in a distributed system). Keywords: OCCAM programming language...

Design, implementation, building and evaluation of a Torus Double Transitive Closure Network of Transputers

Frazao Sosa, Jose Ignacio.
Fonte: Monterey, California. Naval Postgraduate School Publicador: Monterey, California. Naval Postgraduate School
Tipo: Tese de Doutorado
EN_US
Relevância na Pesquisa
27.46%
Currently the design of highly parallel supercomputers is one of the most challenging problems in engineering. The purpose of this thesis is to describe how the problem was approached in the design, implementation and building of a Torus Double Transitive Closure Network of Microprocessors, using the T414 Transputer as the basic Unit of Computation. Also compares the performance of the evolved model, from one Transputer to the final stage of sixteen Transputers running in parallel. All the programs and examples presented in this thesis were implemented in the OCCAM2 Programming Language, using the Transputer Development System, D700c, BETA 2.0 release March 1987 compiler version. Keywords: Theses, Transputer, Parallel processing, Microprocessor networks, OCCAM Programming language, Heat flow in a plate. (rh)

Procedimento de teste para deteccao de falhas no processador transputer; Test procedure for faults detection in the transputer processor 

Bezerra, Eduardo Augusto
Fonte: Universidade Federal do Rio Grande do Sul Publicador: Universidade Federal do Rio Grande do Sul
Tipo: Dissertação Formato: application/pdf
POR
Relevância na Pesquisa
27.46%
Procedimentos de teste para dispositivos eletrônicos tem sido construídos de forma a lidar com problemas, tais como geração de padrões de teste, cobertura de falhas e outros parâmetros tais como custo e tempo. Com o surgimento dos circuitos VLSI (Very Large Scale Integration), tais como os processadores, os problemas do teste tem aumentado. Com relação aos processadores, sua complexidade é um convite para o uso de procedimentos de teste funcionais, ignorando a estrutura física dos circuitos. Adicionalmente, informações sobre a estrutura do processador são geralmente desconhecidas por parte do usuário. No nível funcional, um processador é tratado como um sistema composto por blocos funcionais, cuja descrição pode ser obtida no manual do usuário. Cada bloco e caracterizado pela sua função, como por exemplo, a unidade lógica e aritmética, registradores, memória, etc... Testar o processador consiste em exercitar cada bloco com padrões de teste determinados. A utilização do processador transputer em situações onde se faz necessário um certo nível de confiabilidade depende da utilização de técnicas para detecção on-line. No presente trabalho é proposto um procedimento para o teste funcional do transputer. O teste funcional aqui proposto permite detecção de falhas on-line...

Algoritmos paralelos para alocação e gerência de processadores em máquinas multiprocessadoras hipercúbicas; Parallel algorithms for processor allocation in hypercubes

De Rose, Cesar Augusto Fonticielha
Fonte: Universidade Federal do Rio Grande do Sul Publicador: Universidade Federal do Rio Grande do Sul
Tipo: Dissertação Formato: application/pdf
POR
Relevância na Pesquisa
17.81%
Nos últimos anos, máquinas maciçamente paralelas, compostas de centenas de processadores, vem sendo estudadas como uma alternativa para a construção de supercomputadores. Neste novo conceito de processamento de dados, grandes velocidades são alcançadas através da cooperação entre os diversos elementos processadores na resolução de um problema. Grande parte das máquinas maciçamente paralelas encontradas no mercado utilizam-se da topologia hipercúbica para a interconexão de seus múltiplos processadores, ou podem ser configuradas como tal. Uma alternativa interessante para o compartilhamento da capacidade de processamento destas máquinas é sua utilização como computador agregado a uma rede, servindo a diversos usuários [DUT 91]. Desta forma, a máquina hipercúbica se comporta como um banco de processadores, que permite que cada usuário aloque parte de seus processadores para seu uso pessoal. Isto resulta em um aumento no desempenho da rede ao nível de supercomputadores com um custo relativamente baixo e viabiliza a construção de máquinas hipercúbicas com altas dimensões, evitando que estas sejam sub-utilizadas. Neste tipo de contexto, cabe ao sistema operacional atender as requisições dos usuários do hipercubo compartilhado de forma eficiente...

Transputer-based robot controller

Chang, Wei-Chieh
Fonte: Rochester Instituto de Tecnologia Publicador: Rochester Instituto de Tecnologia
Tipo: Tese de Doutorado
EN_US
Relevância na Pesquisa
27.81%
A cost-effective architecture for the control of robot manipulators based on functional decomposition of the equations of motion is described. The Lagrange-Euler( LE) and the Newton-Euler( NE) formulations are used for decomposition. According to real-time control criterion, the LE equations are not suitable for implementation using currently available hardware because the required number of computations is too high, even after taking the inherent parallelism into account. However, the recursive nature of the Newton-Euler equations of motion lend themselves to being decomposed to terms used to generate the recursive forward and backward formulations. A special architecture implemented on a network of transputers is proposed which takes advantage of both the parallelism and seriallism of the NE equations and the ease of building communication channel provided by the transputers and Occam language. This proposed controller model can be best defined as a macro level pipeline. Based on this model, both floating point computation and fixed point computation results are presented for performance comparison.